晶振倍頻和降頻原理

降頻：一個晶振只有一個固定頻率，但可以通過分頻、倍頻擴展出許多頻率，原信號通過N分頻，頻率變為原來的1/N，週期變為原來的N倍。

倍頻：頻率變為N倍，週期變為1/N倍。倍頻是利用鎖相環（PLL）的原理進行頻率的增倍。如STM32單片機外接8M晶振，但是主頻卻能跑72M。

晶振的原信號通過N分頻，頻率變為原來的1/N，週期變為原來的N倍。(時域上)也就是説，經過原來N個週期，現在信號才跳變一次。 倍頻 N倍頻–>頻率變為N倍、週期變為1/N倍。

預分頻 (配合計數器使用)若不預分頻，計數器在每個上升沿到來時+1，而使用分頻比為1:3的預分頻器時，必須等來3個上升沿才計時+1。

後分頻 (配合計數器使用)只是在計數器值發生變化後起作用。

像TMR2的後分頻器，若不用，計數器一旦溢出立即置位標誌為TMR2IF。

若用1:2後分頻器時，必須溢出三次才會置位。