低電平與高電平輸出區別

高電平：指的是與低電平相對的高電壓，是電工程上的一種説法。在邏輯電平中，保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於輸入高電壓（Vih）時，則認為輸入電平為高電平。

低電平：低電平（Vil）指的是保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。