做基本I/O口使用。
CPU發出的控制信號爲低電平,使多路控制開關MUX接通B端,即與輸出鎖存器的“!Q”連接,同時使與門輸出爲低電平,場效應管Q1截止。
當P0輸出數據時,寫信號加在鎖存器的R引腳上,內部總線上的數據透過S腳由鎖存器的“!Q”端反相輸出到Q2的柵極。若內部總線上數據爲1,則Q2柵極上爲0,此時Q2截止,Q2處於漏極開路的開漏狀態,因此爲了保證P0.0輸出高電平,必須外接上拉電阻,否則P0端口不能正常工作!若內部總線上數據爲0,則Q2柵極爲1,此時Q2導通,P0.0輸出低電平。