EDA VHDL順序語句包括:賦值語句、WAIT語句、IF語句、CASE語句、LOOP語句、NEXT語句、EXIT語句、RETURN語句、NULL語句、過程調用語句、斷言語句
順序語句:執行順序與書寫順序一致,與傳統軟件設計語言的特點相似,順序語句只能用在進程與子程序中,可用來描述組合邏輯電路、時序邏輯電路。
順序語句和併發語句是 EDA VHDL的兩種類型語句。